PWM 方波输入及死区时间控制

整体电路 Symbol：

主要功能：
TLE7181EM 包含 2 个高侧和低侧输出级，用于 4 个外部 MOSFET。 4 个 MOSFET 输出级将由 PWM/DIR 接口驱动。通过 PWM/DIR 接口，只需 2 个输入引脚即可驱动直流电刷电机的典型 H 桥拓扑。电机的旋转方向可以通过输入引脚 DIR 选择。电机的速度可以通过在 PWM 引脚上施加 PWM 信号来控制。
DRVDIS 引脚允许关闭所有 4 个 MOSFET。下表概述了该接口的不同状态。此表为 DataSheet 上的表格，其中的 DRVDIS 引脚和 DIR 引脚出现了反标的问题。

因此输入输出真值表应该修改为：

时序图及代码如下:

{
 Signal: [
 {name: 'PWM', wave: 'p..|p..|x..'},
 {name: 'DIR', wave: '0..|h..|x..'},
 {name: 'DRVDIS', wave: '0..|...|h..'},
 {name: 'High-Side-Switch1', wave: '1..|n..|l..'},
 {name: 'Low-Side-Switch1', wave: '0..|p..|l..'},
 {name: 'High-Side-Switch2', wave: 'n..|h..|l..'},
 {name: 'Low-Side-Switch1', wave: 'p..|l..|...'}
],
Config: {hscale: 1, skin: 'default'},
Head:{text:
['tspan', {class: 'muted h3'}, 'TLE7181 时序图 '], tick: 1}
}

[https://blog.csdn.net/hzmscut/article/details/139419574](Wavedrom 教程)

DRVDIS 接口 disable 模块及引脚

DRVDISA

Input Contrl and Deadtime 电路

整体电路 symbol:

引脚定义：

• DRVDIS_Z：接口使能信号
• DT：死区时间调节信号
• PWM1：外部 PWM 信号输入
• DIR_1：电机方向信号
• PIBI0、PIBI1：两路内部供电模块产生的偏置电流
• ENN0：接口使能信号 Z
• ENP1：短路检测模块输出信号（模块尚未具体分析）
• ENP2：Ctrl_Logic 产生使能信号
• ENN3：Reset 模块产生的使能信号
  
  内部有四路控制信号处于 NC 状态，目前分析是对单路信号做屏蔽，芯片调试中的修调信号及 Debug 使用。

DataPath 电路

Deadtime 调节

DataSheet 中死去时间取值范围为：

利用电阻调节偏置电流的大小，对电容的充电斜率不同经过施密特触发器整形后经延迟电路输出具有死区时间的互补 PWM 信号。如下图中的 VP 接电阻到地，放大器经电容负反馈使正负输入端虚短将电压钳位在参考电压 Vref=2.4V，PIBI1 支路电路固定，电流从由运放偏置的 PMOS 管处获取，再将 PMOS 上电流镜像，得到四路电容充电偏置电流。计算及仿真得到在以上范围内的偏置电流为 10μA，电容为 805fF，电阻为 4.2kΩ。

目前分析仿真中认为死区时间对 VP 前片内电阻绝对阻值敏感，最初使用 POLY 电阻（低阻值 sn）电阻在不同温度和工艺角下偏差较大 ff -125℃为2.4kΩ，ss -125℃为5.8kΩ，在不外挂电阻，Rdt=0kΩ时，死区时间为 min=0.05μs，max=0.229μs，超出了 spec 规定范围，需对电阻绝对阻值校准及选择温漂小且工艺角偏差小的电阻。

电阻的温度与电压系数

电阻工艺角偏差

选取 POLY（sn）负温系数与 rpplus 正温系数电阻的组合，将电阻的温漂降低。

电阻仿真结果如下：

死区时间仿真结果如下：